[Athena] Seminaire "Histoire de l'Informatique" : "De Tomasulo au Xeon : la parallélisation de l’exécution des programmes séquentiels"

[isabelle.astic AT cnam.fr]

Bonjour,

La prochaine seance du seminaire de l'Histoire de l'Informatique et du
Numérique sera consacrée à

"la parallélisation de l’exécution des programmes séquentiels : de Tomasulo au
Xeon"


Elle sera présentée par Francois Anceau, ancien professeur de la chaire des
Techniques fondamentales de l'informatique du Cnam, enseignant-chercheur à
l'Imag (pôle mathématiques et Stic du site grenoblois), chez Bull et à l'Ecole
Polytechnique. Il est l'auteur d'ouvrages en architecture des ordinateurs et
en micro-électronique et effectue actuellement sa recherche au département
Systems On Chip(SOC) du laboratoire Lip6.

Elle aura lieu le jeudi 20 novembre de 14h30 a 17h00, dans l'amphithéatre
Gaston Planté, du Cnam, 292 rue Saint Martin, Paris 3eme.

Plan d'acces :
http://culture.cnam.fr/medias/photo/paris-3-amphi-plante_1347002333998.jpg

"Depuis 1985 la performance des PC ne fait que croître sous la pression du
marché et des logiciels qui demandent, de manière incessante, des machines de
plus en plus puissantes.
Différentes techniques ont été utilisées pour satisfaire cette demande
insatiable. Outre l'évolution technologique, une partie importante de la
satisfaction de cette requête se situe dans l'amélioration du parallélisme
d'exécution des processeurs. Ce parallélisme se situe à deux niveaux : La
multiplication des processeurs (multicoeurs) et la parallélisation de 
l'exécution des programmes séquentiels préexistants, qui sera l'objet de cet
exposé.

Les premiers balbutiements de cette technique se sont déroulés dans les années
60 dans l'architecture des ordinateurs de très grande puissance (CDC 6600, IBM
360/91). En 1985 deux projets (concurrents!) se développèrent dans
l'environnement de l'université de Berkeley : L'une, appelée Metaflow, pour
améliorer la technique utilisée dans les années 60, l'autre, appelée HPS,
pour étudier la possibilité d'exécuter les programmes séquentiels par la
technique dite des "flots de données". Ces deux approches se révélèrent être
les faces pratiques et théoriques du même type d'architecture. Vers 1995,
plusieurs processeurs basés sur ces techniques apparurent sur le marché
(Intel Pentium-Po, AMD K6, IBM 620,....) annonçant leur généralisation à
toutes les familles de processeurs puissants.

L'architecture de ces machines sera présentée pour montrer qu'elle correspond
à une véritable révolution architecturale qui mériterait d'être considérée
comme une nouvelle génération."

N'hesitez pas a faire circuler l'information,

Entrée dans la limite des places disponibles, sur inscription gratuite aupres
de  : isabelle.astic AT cnam.fr

Cette seance sera enregistree et diffusee simultanement sur Internet. Si vous
etes interesses, vous pouvez me contacter a l'adresse ci-dessus.

Bien cordialement
Isabelle Astic
Responsable des collections Informatique et Reseaux,
Co-responsable du Projet "Vers un musee de l'informatique et du numerique"
(www.musee-informatique-numerique.fr)
Musée des arts et metiers - Le Cnam