Accéder au contenu.
Menu Sympa

athena - [Athena] Seminaire "Histoire de l'Informatique" sur Paris : "Pipelines et multi-pipelines dans les processeurs"

athena AT services.cnrs.fr

Objet : Histoire des techniques

Archives de la liste

[Athena] Seminaire "Histoire de l'Informatique" sur Paris : "Pipelines et multi-pipelines dans les processeurs"


Chronologique Discussions 
  • From: isabelle.astic AT cnam.fr
  • To: isabelle.astic AT cnam.fr
  • Subject: [Athena] Seminaire "Histoire de l'Informatique" sur Paris : "Pipelines et multi-pipelines dans les processeurs"
  • Date: Thu, 4 Dec 2014 07:29:13 +0100
  • Importance: Normal

Bonjour,

Pour rappel :

La prochaine seance du seminaire de l'Histoire de l'Informatique sur Paris
sera consacree aux :

"Pipelines et multi-pipelines dans les processeurs".

Elle sera presentee par Daniel Etiemble, Professeur émérite, LRI – Paris Sud.

Elle aura lieu le jeudi 18 decembre de 14h30 a 17h00,

au Cnam Paris, 292 rue Saint Martin, 75003 Paris, amphitheatre C "Abbe
Gregoire"
(http://culture.cnam.fr/medias/photo/paris-3-abbe-gregoire_1347001966052.jpg)

"L’utilisation de la technique du pipeline pour accélérer l’exécution des
instructions remonte au milieu des années 50 et a connu ses premiers succès
avec l’IBM 360-91. L’approche RISC, initialisée par J. Cocke chez IBM au
milieu des années 70, a popularisé cette technique utilisée également par les
CISC. Si le pipeline pour l’addition et la soustraction de nombres entiers
relatifs est relativement simple, les opérations de multiplication, de
division et toutes les opérations flottantes introduisent des pipelines de
différentes longueurs, conduisant à des processeurs multi-pipelines, que ce
soit les processeurs scalaires démarrant une instruction par cycle, ou les
processeurs généralement appelés superscalaires à exécution « dans l’ordre ».
La présentation abordera les différentes techniques utilisées, comparera leurs
caractéristiques de performance avec celles des processeurs « flot de données
restreint » et montrera pourquoi les processeurs multi-pipelines dominent dans
le domaine de l’enfoui et de l’embarqué."

Daniel Etiemble est professeur émérite au LRI, Université Paris Sud (Orsay).
Ingénieur électronique INSA Lyon en 1969, puis Docteur d’état en Informatique
à Paris 6 en 1979, il enseigna à Paris 6, Paris Sud et Toronto de 2000 à 2002.
Ses cours portaient sur les VLSI, les architectures des ordinateurs et la
programmation parallèle. Parallèlement, il mena sa carrière de chercheur dans
le domaine de la microélectronique (circuits multivalués) puis de
l'évaluation de performances en fonction des architectures matérielles et
l'optimisation de programmes. Il fut également Président du Programme de
Recherche Coordonnée – Groupe de Recherche (PRC-GdR) Architectures Nouvelles
de Machines de 1992-à 1996.

N'hesitez pas a faire circuler l'information,

Entrée dans la limite des places disponibles, sur inscription gratuite aupres
de : isabelle.astic AT cnam.fr

Cette seance sera enregistree et diffusee simultanement sur Internet. Si vous
etes interesses, vous pouvez me contacter a l'adresse ci-dessus.

Bien cordialement

Isabelle Astic
Responsable des collections Informatique et Reseaux,
co-organisatrice du seminaire "Histoire de l'informatique"
Coordinatrice du Projet "Vers un musee de l'informatique et du numerique"
(www.musee-informatique-numerique.fr)
Musée des arts et metiers - Le Cnam






  • [Athena] Seminaire "Histoire de l'Informatique" sur Paris : "Pipelines et multi-pipelines dans les processeurs", isabelle . astic, 04/12/2014

Archives gérées par MHonArc 2.6.18.

Haut de le page